我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:满堂彩 > 化装侦察 >

基于FPGA的SAR实时成像与宽带雷达信号侦察技术-信号与信息处理专

归档日期:08-07       文本归类:化装侦察      文章编辑:爱尚语录

  基于FPGA的SAR实时成像与宽带雷达信号侦察技术-信号与信息处理专业毕业论文.pdf

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  摘要 成像雷达具有全天时、全天候、远作用距离和高分辨等特点,它在战场侦察、 空间探测和民用遥感等领域具有重要的应用价值。根据雷达平台和观测目标的运 动形式不同,成像雷达可以分为合成孔径雷达 (SAR )和逆合成孔径雷达 (ISAR )。 目前,针对成像雷达的宽带信号实时处理技术是雷达信号处理领域的研究热点, 该技术的研究具有重要的理论意义和应用价值。由于 FPGA 具有并行处理和编程 灵活等特点,基于 FPGA 的宽带雷达实时信号处理技术在我国的成像雷达应用方 面具有巨大的需求。本文在国家自然科学基金项目“基于大机动运动平台的地面 特定目标多极化成像与检测(No.11176022 )”、中国工程物理研究院以及航天科技 集团公司研究所等相关合作项目的支持下,主要研究了基于 FPGA 的 SAR 成像算 法实现技术和宽带雷达信号侦察技术。 论文内容安排如下:本文首先对 FPGA 结构和数字逻辑电路进行了较为详细 的描述,包括FPGA 芯片结构和数字逻辑电路的特点、设计方法及基本思想,为 后续的雷达成像算法实时实现和宽带雷达信号侦察提供技术基础。其次,建立条 带式 SAR 成像模型,详细地推导了 CS 高分辨率 SAR 成像算法,并针对仿真数 据和实测数据进行了处理和成像质量分析,获得了高质量的 SAR 成像结果。接着, 基于 Verilog 硬件描述语言编写了 CS 实时算法,并获得聚焦良好的实测数据成像 结果。最后,提出一种针对成像雷达的精确的宽带信号电子侦察方案。该电子侦 察方案通过快速脉冲提取、延时相关和启发式最小熵搜索等处理能够精确地估计 出雷达信号的到达时间、脉冲重复间隔、脉冲宽度、带宽和调频斜率等关键雷达 信号参数。并且,基于硬件描述语言编写了宽带雷达信号侦察算法的数字逻辑程 序,在 FPGA 处理板卡上成功地完成了雷达信号测试试验,测试数据结果表明本 文所设计的宽带雷达信号侦察方法能够实时、准确的估计出宽带成像雷达的信号 参数。 关键词: SAR 成像 CS 算法 FPGA 数字逻辑电路 宽带雷达信 号侦察 ABSTRACT Imaging radar has the characteristics of all-day, all-weather, long range and high resolution, thus it plays an important role in the fields of battle field investigations, space exploration, civil remote sensing and other application areas. According to the relative motion between the radar platform and the target, imaging radar can be classified as synthetic aperture radar (SAR) and inverse synthetic aperture radar (ISAR). Currently, the wideband real-time signal processing technology for imaging radar is a hot topic in the field of radar signal processing because of its important theoretical significance and great application value. As FPGA has many virtues such as parallel processing and flexible programming, imaging radar has tremendous demands for the FPGA-based wideband radar signal processing technology. This thesis deals with the FPGA-based SAR imaging algorithm and the wideband radar signal reconnaissance technology supported by The National Natural Science Foundation project “Ground specific target multi-polarization imaging detection based on large maneuvering platform (No.11176022)”, and by some cooperation projects with China Academy of Engineering Physics, Aerospace Science and Technology Corporation Institute and other organizations. The thesis is organized as follows: At the beginning of this thesis, we gives the basic introductions to the FPGA chip architecture and digital logic circuits, including their programming language features, design principles and methods. Through establishing astrip-mode SAR imaging model, the thesis derives the Chirp Scaling (CS) imaging algorithm in detail and uses the algorithm to process both the simulated and measured data, which demonstrates good SAR imaging results. After that, we use the hardware description language to program and implement CS algorithm, and deal with a measured data. At last it makes a detailed analysis of the algorithm on radar pulse extraction technology and wideband radar reconnaissance. This thesis comes up with a design method with multiple chirp signal recognition ability, which can accurately estimate the arrival time, pulse repetition interval, pulse width, bandwidth, chirp rate, and other radar parameters. Then, the new algorithm is reprogrammed into digital logic circuit using hardware description language and is tested in a FPGA processing board. Experimental results show that the proposed wideband radar signal reconnaissance technology can estimate the signal parameters of wideband imaging radar accurately. Keywords: SAR Imaging Chirp Scaling Algorithm FPGA Digital Logic Circuit Wideband Radar Signal Reconnaissance 目 录 摘要 ABSTRACT 目 录 第一章 绪论1 1.1 雷达成像技术基础及发展现状1 1.2 宽带雷达信号侦察技术及其研究意义3 1.3 论文的主要工作内容安排4 第二章 FPGA 及其逻辑电路设计7 2.1 FPGA 介绍与芯片结构 7 2.2 基于 FPGA 的数字逻辑电路及其设计思想 8 2.2.1 硬件描述语言8 2.2.2 数字逻辑电路设计方法和设计思想9 第三章 SAR 成像算法及其逻辑编程实现 13 3.1 合成孔径雷达成像算法介绍13 3.2 线频调变标(CS )算法15 3.3 SAR 成像算法仿线 SAR 成像典型评价指标19 3.3.2 SAR 算法仿线 实测数据的 CS 成像结果与分析22 3.4 SAR 成像算法的硬件编程实现23 3.4.1 CS 算法数字实现分析23 3.4.2 逻辑电路编程实现24 3.5 硬件语言实现处理结果分析27 3.5.1 仿线 实测数据处理结果分析29 第四章 基于 FPGA 的宽带雷达信号侦察技术31 4.1 宽带雷达信号侦察总方案设计31 4.2 雷达脉冲提取技术32 4.3 精确雷达参数侦察34 4.3.1 精确信号侦察方法34 4.3.2 基于延时相关法的调频率估计35 4.3.3 基于启发式最小熵搜索的调频率估计35 4.3.4 宽带雷达信号侦察仿线 宽带雷达信号侦察工程化分析39 4.4 硬件信号处理芯片的选择及电路架构40 4.4.1 处理芯片选择40 4.4.2 信号采集处理板硬件结构42 4.5 宽带雷达信号侦察技术测试结果与分析42 第五章 总结及展望47 5.1 工作总结47 5.2 工作展望47 致谢49 参考文献51 作者在攻读硕士学位期间(合作)的研究成果 55 第一章 绪论 1 第一章 绪论 1.1 雷达成像技术基础及发展现状 雷达成像技术[1-4] 的迅速发展始于上世纪 50 年代,是雷达发展史的一个重要里 程碑。此后,雷达不仅把所观测的对象视为“点”目标来测定它的位置和运动参 数,而且还可以获取目标及所在场景的图像,进而大大提高雷达信息的获取能力, 这对于军用(战场侦察、空间感知和精确制导等)和民用(地形测绘、灾情预报 和农作物长势评估等)都有非常重要的实用价值。同时,由于雷达具有的全天候、 全天时、远距离和高分辨成像等优点,目前,雷达成像技术在国内外已受到广泛 的重视和应用[1,2] 。 根据雷达平台和观测目标的运动形式不同,最基本的成像雷达可以分为合成 孔径雷达(SAR)[1-3,6-9]和逆合成孔径雷达(ISAR)[1,3,4] 。雷达运动平台相对地面固定目 标运动而形成合成长孔径,并通过方位维相干积累来实现方位高分辨率,称为 SAR 成像。反过来,利用固定地面的雷达平台观测运动目标,等同于以观测目标作为 基准,雷达反向运动并发射信号,以此形成合成孔径阵列来提高运动目标的方位 维分辨率,称为逆合成孔径雷达(ISAR )。利用 SAR 成像可以获取目标场景的高 分辨的二维图像,可以应用于战场监视和环境监视等用途。利用 ISAR 可以获得运 动目标的高分辨率二维图像,可以实现对飞机、舰船、弹道目标和太空碎片等运 动目标的精细描述,提高了目标识别的精度。 1951 年 6 月美国古德伊尔公司的工程师 Carl Wiley 首次提出多普勒波束锐化 [5] (DBS ,Doppler Beam Sharpening )的概念,这标志了 SAR 成像的诞生 。上世 纪 50 年度末,Michigan 大学雷达和光学实验室的 Cutrona 和 Leith 等人研制出第一 部合成孔径雷达系统,经过飞行试验得到了清晰的地面场景图像。不过由于 SAR [2] 的计算量很大,当时采用的是光学处理实现复杂的二维成像 。随着数字处理技术 的迅速发展,它很快代替了原有的光学处理方法。七十年代初期,美国空军研制 出了第一台数字处理系统,以此获得了高质量的机载 SAR 实测图像。高速数字器 件的处理能力不断提高,SAR 成像技术也因此得以快速发展,目前基于高速数字 器件的 SAR 实时成像技术是雷达信号处理领域的一个重点发展方向。1978 年第一 颗民用卫星 Seasat-1 试验成功,开辟了星载 SAR 对地观测的新纪元。此后的八十 年代里,美国成功利用航天飞机发射了 SIR-A、SIR-B 雷达以及 Lacrosse (“长曲 棍球”)SAR 卫星。自此,SAR 成像受到越来越广泛的关注,进入了一个全速发展 2 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 的时期。加拿大航天局于 1995 年发射具有 C 波段 SAR 系统的 RADARSAT-1 卫星, 它主要是对北极地区的冰层覆盖和冰盖运动进行成像监视,该 SAR 系统具有 ScanSAR 扫描模式,通过在一个合成孔径时间内让雷达波束分别在几个不同的视 角上扫描,通过选择两个或四个波位进行扫描可得到 300km 或 500km 的测绘带宽。 每天可以覆盖北极地区一次,并且基本覆盖整个加拿大实现宽带测绘成像。1997 年,正是通过复杂的机动装置调整了 RADARSAT-1 的视角,首次获得了南极点极 地附近的成像。2007 年 6 月 15 日,德国雷达遥感卫星TERRASAR-X 在俄罗斯发 射成功,采用多模式、多极化设计,分辨率高达 1m。同年 12 月,加拿大太空署 与 MDA 公司合作发射了新型 RADARSAT-2 雷达卫星,采用了多极化模式,包括 窄测绘带宽的全极化模式,分辨率可达 3m 。 至今,SAR 系统经过了六十多年的长足发展。SAR 平台呈现多样化,机载、 星载、弹载和艇载合成孔径雷达的应用已经十分广泛。机载 SAR 如德国的 E-SAR 和丹麦的 KRAS 等,星载 SAR 如加拿大的 RADARSAT-2 、欧洲的 TERRASAR-X 以及日本的PALSAR 等[2] ,弹载 SAR 如美国的WASSAR 、德国的EADS MMW-SAR 等,艇载 SAR 如美国雷声公司的 JLENS 系统监视雷达等。SAR 体制由单一极化 SAR 发展到多极化 SAR,由单通道 SAR 发展到多通道 SAR,由单波段 SAR 发展 到多波段 SAR,由单基地 SAR 发展到多基地 SAR。总体来讲,随着战场侦察和遥 感测绘要求的提高,SAR 系统向着多极化、多基地、多波段以及多时相位等多维 度方向发展。同时,由于 SAR 系统复杂度的提高,对实时数字信号处理的要求越 来越高。 人们对 ISAR 的认识也是从上世纪 50 年代开始的,然而由于非合作性目标的 运动补偿比较困难,因此,早期的 ISAR 成像研究主要是针对平稳飞行的飞机等空 中合作目标。到了 60 年代,美国开始建立遍布世界各地的以地基雷达为主的空间 监视网(SSN,Space Surveillance Network),开始对弹道目标、卫星和太空碎片等近 地空间轨道目标进行成像研究。上世纪七十年代最具代表性的是美国于 1970 年为 [6] 宽带目标识别研究而建造的 ALCOR 雷达,它是世界上建造的第一部宽带雷达 。 1970 年我国发射第一颗人造卫星时 ALCOR 雷达就进行了观测,它通过对助推火 箭成像的分析推算得到了卫星的尺寸大小等信息。随后,美国在夸贾林靶场的 KREMS(Kiernan Reentry Measurement)基地建设了多个不同频段的宽带雷达,这在 美国国家导弹防御系统(NMD,National Missile Defense) 中起着非常重要的作用。 同时,麻省理工学院(MIT)的林肯实验室与美国国防部高级研究计划署合作,在距 离林肯实验室 32 公里处的雷达实验区研发建造了多部宽带雷达。这些雷达用于 NMD 系统研究和空间目标识别,组成了林肯实验室空间监视组合体(LSSC, Lincoln Space Surveillance Complex)。经过升级,林肯实验室将Haystack Radar 的工作频率 提升到 92-100GHz,带宽提升到 8GHz,成功地获取了低轨道卫星的高分辨率 ISAR 第一章 绪论 3 成像,结果显著提升了对空间目标的描述水平。为了提高具有 ISAR 功能的宽带雷 达的机动性能,美国在上世纪末到本世纪初开发了新的先进雷达系统“海基 X 波 段雷达”(SBX),该雷达是美国反导系统的一个重要组成部分。此外,比较典型的 ISAR 还有美国的 AN/APS-147 监视雷达、法德两国联合研制的 Ocean Master 系列 雷达以及德国的 TIRA 雷达等[1,3] 。 随着对 ISAR 的研究不断深入,目前ISAR 的成像对象已由平稳运动目标发展 到非平稳运动目标(包括机动运动目标和微动运动目标等);目标类型已由飞机发 展到舰船、卫星、弹道目标以及太空碎片等;采样体制已由去斜采样发展到直接 采样,极化方式已由单极化模式发展多极化模式,波段已由单波段发展到多波段, 布站方式由单基地发展到多基地等。总之,随着 ISAR 技术的不断发展,ISAR 信 号蕴含的资源越来越丰富。同时,ISAR 信号处理的方法也越来越复杂有效,对观 测目标的描述和识别能力也大大增强。此外,随着 ISAR 越来越广泛的应用,目前 针对 ISAR 宽带雷达信号的电子侦察和电子干扰技术也是雷达信号处理领域和电 子对抗领域的研究热点。ISAR 的电子侦察技术可以获取 ISAR 的脉冲宽度、起始 频率、截止频率、载频和重复周期等关键的信号参数,同时还可以实现对 ISAR 的 定位。ISAR 的电子干扰通过压制干扰和欺骗干扰等手段作用于 ISAR 系统,使其 不能正确地检测和识别真实的目标。 综上所述,SAR 和 ISAR 成像的应用十分广泛。在军用方面可应用于战场侦 察、精确打击和精确制导等,而在民用方面可应用于地形测绘、海洋观测、灾情 预报、农作物评估和天体观测等。总之,成像雷达在国民经济和国防建设方面发 挥了重要作用[1-3] 。因此,对雷达成像的实时成像技术和宽带电子侦察技术的研究 具有重要的理论意义和应用价值。 1.2 宽带雷达信号侦察技术及其研究意义 逆合成孔径雷达干扰技术[10-16]在于破坏或阻止敌方雷达系统对我方目标的检 测和识别,是限制敌方雷达系统获取信息的重要对抗手段。宽带雷达信号侦察技 术[18-22]是指利用靠近射频前端的高速 ADC 来实现宽带监视,利用数据率转换系统 来降低数据率,后端对所截获的低速率信号进行高精度信号特征提取,分析检测 获得敌方雷达的空间位置和信号参数的技术。 随着国内外越来越多的宽带逆合成孔径雷达出现,宽带雷达信号侦察技术是 侦察系统发展的必然趋势。针对宽带 ISAR 干扰和突防研究的迫切需求,需要研究 有效的高精度宽带雷达信号侦察技术对所截获的信号进行高精度信号特征提取, 获得敌方的雷达参数,从而有针对性的实施干扰,限制敌方宽带 ISAR 的检测与成 像性能。本文提出了一种稳健的高精度宽带雷达信号侦察方法,并对其进行了实 4 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 时实现。 本文的研究目标是针对去斜体制宽带 ISAR 的信号侦察,重点研究高速宽带数 字接收机中的信号侦察,设计出具有多种线性调频脉冲信号识别能力,能够精确 估计出雷达信号的到达时间、脉冲重复间隔、脉冲宽度、带宽和调频率等重要参 数的精确算法方案,并在超大带宽数字接收机上编制实时实现程序。 为了满足侦察的实时性要求,需要高性能高速的实时信号处理系统才能使得 ISAR 干扰技术得以发挥战场应用。由于 ISAR 信号带宽较大,电子侦察机的采样 频率较高,接收到的从 ISAR 发射的信号数据量非常大。为了能够及时得到有用的 脉冲参数,需要对回波信号进行高速实时处理。同样,系统数据的吞吐量和处理 速度的要求都比较高,因而高性能且扩展性好的实时信号处理体系对宽带侦察系 统而言举足轻重。随着微电子技术的高速发展,尤其是 VLSI (超大规模集成电路) 技术和计算机技术的飞速发展,信号处理机设计技术也在不断发展。其整体发展 趋势主要是集成度更高、处理逻辑更多、处理速度更快、体积更小、功耗更低和 重量更轻等。 目前,常用的信号处理芯片主要为DSP和FPGA ,因而实时处理技术也是多为 基于DSP 的实时处理技术[32-36]和基于FPGA 的实时处理技术[24-29] 。DSP采用的是软 件编程和处理器依次取指令执行的工作方式,并且拥有比较成熟完善的集成开发 环境,程序的开发和调试十分方便,非常适合一些对现场灵活性要求比较高的处 理场合。而FPGA 由于内部并行处理的独特结构,使得它在大存储、高速度和密集 型简单运算的数据处理时有很大的优势。 宽带雷达信号侦察在工程实现中,对大数据吞吐量以及高速处理时效性有很 高的要求,以前采用的数字信号处理方式通常是DSP芯片技术,然而,随着宽带雷 达信号侦查对性能的要求越来越高,单独依靠DSP数字技术已经很难满足实际应 用。同时,近几年可编程逻辑的的发展使得FPGA技术越来越成熟,具有大容量、 高速度、集成度高、功耗低等一系列优点,在宽带SAR数字信号处理方面的应用 也越来越多。因此在具体工程课题的支持下,本文采用以FPGA为逻辑处理核心器 件的硬件方案,对宽带雷达侦察技术进行实现验证。 1.3 论文的主要工作内容安排 在介绍当今以 FPGA 为核心的实时数字信号处理技术的基础上,本文研究了 基于 FPGA 的 SAR 实时成像与宽带雷达信号侦察技术。总体内容分以下五章论述: 第一章为绪论,从 SAR 成像技术与宽带雷达侦察技术这两个方面简要地介绍 了本文研究课题的背景知识和发展现状,同时大致介绍了本文的内容安排。 第一章 绪论 5 第二章首先介绍了现场可编程门阵列 FPGA 及其结构特点,然后分析了硬件 描述语言的概念和数字逻辑电路的基本设计流程、设计方法和设计思想。 第三章以合成孔径雷达算法引入,首先详细介绍并推导了线频调变标(CS ) 算法,利用 Matlab 工具对算法进行了点仿真及成像效果分析,并对实测数据进行 成像,加深对 SAR 原理的理解。然后在此基础上进行了具体硬件语言编程实现, 解决了实现过程中遇到的一些问题。将数字逻辑程序在 FPGA 开发板上进行了调 试,并对结果做了详细的分析和说明。最后利用编写的程序对实测数据进行了成 像,获得了良好的成像效果。 第四章主要介绍分析了宽带雷达侦察技术,着重对雷达脉冲提取技术和宽带 雷达参数估计方案做了详细的分析。设计了能够精确估计出雷达信号的到达时间、 脉冲重复间隔、脉冲宽度、带宽和调频率等重要参数的精确算法方案,并在超大 带宽数字接收机上进行了实现验证。 第五章对全文进行了总结,并结合相关课题的研究对未解决和有待拓展的问 题进行了展望。 6 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 第二章 FPGA 及其逻辑电路设计 7 第二章 FPGA 及其逻辑电路设计 2.1 FPGA 介绍与芯片结构 FPGA (Field Programmable Gate Array ),即现场可编程门阵列,它是在PAL [52] (可编程阵列逻辑)、GAL (通用阵列逻辑)、CPLD (复杂可编程逻辑器件)等 可编程器件的基础上进一步发展的产物。作为专用集成电路领域中半定制电路的 一种,它同时解决了定制电路的不足和原有可编程器件逻辑电路有限的缺点。 FPGA 以其短的设计周期和低的开发成本等特点广泛应用于通讯、计算机、工业设 计、汽车制造、医药生产和军事等领域,同时也是信号处理方面一种非常重要的 实时实现技术。 目前,主流的FPGA 采用的都是基于静态随机存储器(SRAM,Static RAM) 的查找表(LUT ,Look-Up Table )结构。由于RAM 具有断电丢失数据的特点,因 而可通过烧入不同的逻辑程序对 FPGA 进行重配置来进行反复使用。也有一些特 殊用途的 FPGA 芯片采用的是熔丝反熔丝或 Flash 的查找表结构,这种 FPGA 具有 保密性好、配置数据不易丢失等特点。 全球知名的 FPGA 生产厂商有[25-28] :Xilinx, Altera, Actel, Lattice 以及Atmel 等。 Xilinx 是 FPGA 的发明者,占全球市场份额的一半以上,提供 90%左右的高端 65nm FPGA 产品。Xilinx 公司的 FPGA 开发软件为 ISE,是集HDL 编程、调试、翻译、 映射、布局布线等为一体的综合设计工具。Altera 是可编程逻辑器件(PLD )的发 明者,是世界知名的芯片制造商,其开发软件是 QuartusII 。与 Xilinx 和 Altera 主 要生产基于 SRAM 的一般用途FPGA 相比,Actel 公司主要提供基于反熔丝工艺和 FLASH 工艺的军用和宇航级别非易失性 FPGA 。Lattice 公司提供了业界最广范围 的FPGA 、PLD 、CPLD 等编程逻辑器件。Atmel 凭借业界最广泛的 IP (知识产权) 组合,为用户提供完整的电子系统解决方案。 目前,FPGA 芯片[28-30] 的概念和性能已超出了查找表技术的限制,通过整合硬 核模块使得其功能更加全面。现在的 FPGA 芯片主要由 6 个部分组成,如图 2.1 所 示。 8 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 图2.1 FPGA 芯片结构 a) 可编程输入/输出单元 IOB 。按 Bank 的概念划分,各 Bank 能够独立支持 各自不同的 I/O 标准; b) 可配置逻辑单元 CLB 。作为FPGA 的基本逻辑单元,CLB 在 Xilinx 的FPGA 中由2 个或 4 个相同的 slice[42] (Xilinx FPGA 中的一种基本逻辑单位)和一些附加 逻辑构成。通过编程 CLB 逻辑映射成逻辑电路或时序电路,也可作为分布式 RAM 或 ROM 使用; c) 数字时钟管理模块 DCM ; d) 嵌入式块 RAM (BRAM )。可配置为 FIFO 或单/双端口 RAM 等常用存储 结构。 e) 四种类别的布线资源。包括全局布线资源、长线布线资源、短线布线资源 以及分布式布线资源; f) 内嵌底层功能单元和专用硬核。如DLL、DSP 以及 CPU 等软处理核,使 得 FPGA 芯片功能更加全面。 2.2 基于 FPGA 的数字逻辑电路及其设计思想 2.2.1 硬件描述语言 目前针对 FPGA 的数字逻辑电路设计方式是利用电子设计自动化(EDA )工 具,使用硬件描述语言[25,26,30,31] (Hardware Description Language )编写设计文件, 再编译成逻辑网表映射到芯片。 HDL 语言以文本的形式来描述数字系统硬件结构和行为,是一种用形式化方 法来描述数字电路和系统的语言。利用它,设计人员可以从上层到下层来逐层描 述自己的设计思想,即用一系列不同层次的模块来分级表示较为复杂的数字系统, 经过功能验证和仿真后,再把具体的模块组合由综合工具转化为门级网表,然后 利用布局布线工具将门级网表转化成具体的电子电路。这种语言使用结构级行为 第二章 FPGA 及其逻辑电路设计 9 描述,可以在多种不同的抽象层次(系统级、算法级、RTL 级、门级以及开关级) 进行描述;由于 HDL 是并行处理,具有同时执行多操作的显著特点;同时 HDL 还具有时序的概念,可以在描述逻辑电路的功能的同时,规定电路之间的时序。 Verilog HDL[25,26,31] (以下简称Verilog )是目前世界上最流行的两种数字逻辑 描述语言之一,另一种是 VHDL[31] 。这两种均为IEEE 标准,被广泛地应用于基于 可编程逻辑器件的项目开发。二者都是 20 世纪 80 年代中期开发出来的,Verilog 由Gateway Design Automation 公司(1989 年被 Cadence 公司收购)开发,VHDL 由美国军方开发。 Verilog 既是一种行为描述语言,也是一种结构描述语言。相比于VHDL ,Verilog 推出较早,拥有更广泛的设计群体和更成熟丰富的设计资源。Verilog 比之 VHDL 更容易学习掌握,而掌握 VHDL 设计技术就比较困难。再者,一般认为 Verilog 在 系统抽象方面比 VHDL 强一些,Verilog 较为适合算法级(Algorithm )、寄存器传 输级(RTL )、逻辑级(Logic )、门级(Gate )的设计,而VHDL 更适合特大型的 系统级(System )设计。 数字逻辑设计流程如下图 2.2 所示:总体方案是芯片级的,即首先要提出需要 实现的逻辑问题,选择合理的解决方案和器件类型。设计编程是在此方案的基础 上利用 Verilog 硬件描述语言进行编写,再由软件仿真工具(ISE 、Quartus Ⅱ、 Modelsim 等)进行验证,检查程序的逻辑性错误并及时更改;软件仿真无误后进 行综合,生成映射到具体芯片的门级网表。硬件仿真要根据需要组建硬件电路, 检查逻辑和时序上的错误以及实际应用中产生的各种问题。如果硬件仿真也没有 错误,那么就完成了此设计方案。 图2.2 数字逻辑设计流程 2.2.2 数字逻辑电路设计方法和设计思想 当前数字逻辑电路的设计方法,可分为三种[25,26] : 1)自下而上的设计方法:是传统的设计方法,从基本功能单元或逻辑电路出 发,对设计进行逐层递进,这种方法与用电子元件在实现模板上建立一个电路系 统的步骤有密切的关系。这种设计方法的优点是设计人员对这种设计方法较为熟 悉,实现各个子模块所需的时间较短。缺点是对系统的整体把握不足,必须先对 多个子模块进行划分设计,对设计人员之间的相互协作有较高的要求。 10 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 2 )自上而下的设计方法:从系统级开始,将系统划分成基本单元,再把基本 单元分为次基本单元,直到可以用 EDA 元件来实现为止。这种设计方法的优点是 在整个设计期开始时就做好了系统分析,再由于设计主要调试仿真是在高层完成, 所以能够在早期及时找出结构设计方面的错误,避免工作浪费。缺点是得到的最 小单元不标准,且制造成本较高。如图 2.3 所示,顶层系统经过划分,分成三个一 级子模块,而一级子模块再经过功能划分,到二级子模块,二级子模块继续划分, 等等,直到划分为可实现的单独功能底层子程序或已有 IP 资源。 图2.3 自顶而下设计方法 3 )混合的设计方法:在实际工程开发中,往往采用以上两种设计方法的结合, 即混合设计方法。首先从高层开始按照基本功能划分为相对独立且规模较大的子 功能模块;然后在每个子模块内部根据各个底层模块的实现难度以及时序要求等 方面进行综合考虑,在满足高层要求的前提下,从最底层模块向上一级一级开发, 最后连接成整个功能子模块;最后,将子模块有效地组合成整个设计。 此外,在整个 FPGA 数字电路设计过程中有其独特的指导性原则和设计思想, 它是逻辑电路设计的精髓所在,因此一个好的程序,必须是实际问题在各种原则 和思想下得到的优化解决。 1)面积与速度的平衡与互换原则。这里“面积”是指一个设计方案消耗的 FPGA 逻辑资源的数量,可以用所使用的触发器(FF )和查找表(LUT )来计算,也可 以用设计所占用的等价逻辑门数量来衡量。“速度”指的是设计在芯片上稳定运行 时所能达到的最高频率,这个频率由设计的时序状况、设计满足的时钟周期和建 立保持时间等众多时序特征量相关。速度和面积这两个指标是贯穿 FPGA 设计的 整个过程,是对设计质量进行评价的最终标准。优秀的设计是在满足了设计的时 序要求(包含了对设计频率的基本要求)的前提下,占用了最小的芯片资源面积; 或者是在所限定的面积下,尽量使设计后的系统时钟频率更高,时序的余量更大。 [25,26] 这两个目标充分体现了速度和面积的平衡转化思想 。 2 )硬件原则。硬件描述语言(HDL )同软件语言(如 C,C++等)是有本质 性区别的,硬件描述语言的实质在于它描述的是硬件电路。虽然硬件描述语言采 用了类似 C 语言的编程形式,但它是硬件具体电路的抽象,它最终的实现结果应 第二章 FPGA 及其逻辑电路设计 11 该是芯片的内部实际电子电路。因此评价一段 HDL 代码优劣的广泛标准是,它描 述并实现了的硬件系统的性能(包括面积和速度两个方面)。评价一个设计的代码 水平较高,不能片面追求代码的整洁和简短,这是与硬件描述语言设计思想背道 而驰的。正确的编码方法是,首先要做到对所要实现的硬件电路有一个深刻细微 的了解,做到“胸有成竹”,对该部分硬件数字电路的结构和连接十分清晰,然后 再用适当的硬件描述语言表达出来。 3 )乒乓操作思想。乒乓操作是一个常应用在数据流控制方面的处理方式。经 典的乒乓操作方法见图2.4 所示,外部进入的数据流先通过“输入数据流选择单元”, 将数据流均等地分配到图中两个数据缓冲区,数据缓冲模块可以是任何可存储模 块。乒乓操作的最大特点是,通过“输入数据流选择单元”和“输出数据流选择单元” 按节拍的切换,将缓冲后的数据流直接地送到“数据流运算处理模块”,完成数据的 无缝缓冲与处理。此外,巧妙的运用乒乓操作,还具有节约缓冲区空间、利用低 速模块处理高速数据流等特点。 图2.4 乒乓操作示意图 4 )流水线操作思想。流水线处理是高速设计中的一个常用的设计方法。如果 某个设计的处理流程分为若干个步骤,并且整个数据处理是单一流向的(即没有 反馈或迭代等运算),前一个操作的输出结果是下一个操作的输入数据,那么可以 考虑利用流水线的设计方法提高系统工作的频率。它的基本结构是将经过划分的N 个操作单流向地串联起来,数据流在每个操作的处理,从时间看上去是连续的, 而各个步骤相当于每个节拍。流水线的处理方式使得工作频率提高,在于它复制 了多个处理模块,因而是面积速度之间转化一种具体的体现。下图2.5 所示为一种 典型的流水线操作。 (a ) (b ) (c ) (d ) 图2.5 流水线 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 这条流水线处理分为四个步骤,如图 2.5(a)所示。 某一时刻T ,第一组数据从输入端进入该流水线,开始进行 Step 1 操作,如 0 图2.5(b) ,此时其它后续模块未进行数据运算。 经过若干个时钟周期T 后,第一组数据的 Step 1 操作完毕,开始进入到 Step 2; 1 同时第二组数据进入该流水线(c) 。 又经过若干个周期T 后,第一组数据的 Step 2 操作完毕,进入 Step 3;同时第 2 二组数据进入 Step 2,第三组数据进入流水线(d) 。 以此类推,数据再依次进入 Step 4 操作运算。然后第一组数据进行了整个流 水线操作后,输出结果。然后是第二组数据操作后的输出,等等,最终所有数据 完成整个流水线。 第三章 SAR 成像算法及其逻辑编程实现 13 第三章 SAR 成像算法及其逻辑编程实现 3.1 合成孔径雷达成像算法介绍 合成孔径雷达(SAR )的成像算法研究是一个理论问题,更是一个工程实际 问题,为了能使成像算法得到广泛的应用,算法不但要满足应用需要,同时也要 求它便于实现。为了满足合成孔径雷达提出的成像质量更高和应用范围更广的要 求,需要新的成像算法。因此,合成孔径雷达成像算法的研究是一个不断完善、 不断创新的过程,本节先介绍一下基本成像算法的一般原理和应该考虑的问题。 在理想运动的条件下,成像原理还是比较容易理解的。设在观测场景中某处  有一个点目标,其回波可以记录在快时间t 和慢时间t 二维平面里,利用快时间维 m  的脉冲压缩,记录在数据的t t 平面里的是一条复数曲线,称为此点目标的系统 m 响应;系统响应在沿平行航线方向上的目标具有平移不变性,但垂直航线上不同 距离的目标具有空变性;不过空变响应可以利用载机运动和目标位置关系来写出 其表达式,于是通过匹配滤波就可以求得各个点目标的位置,从而重建场景的图 像。 上述合成孔径雷达成像的基本原理上虽然简单,但要精确地实现空变二维匹 配滤波是比较复杂的。因而在工程方面实现成像算法有以下两个方面:其一主要 是根据成像效果(关键是分辨率) 的要求来判断可否对一些关键参数步骤进行近似 简化;其二是在不能进行近似简化的情况下探索易于工程实现的新算法[1] 。 现在先来考虑带斜视角的情况。带斜视角的情况可以用图 3.1 来说明。如图波 束射线中心指向斜视角为 ,图中 A 点为合成孔径中心,它在 X 轴上的位置为 0 X R tan  ,距点观测目标 P 的距离为R R sec ,有效的合成孔径长度是 L ; 0 B 0 0 B 0 这时 X 与斜距 R 之间的关系曲线(近似为抛物线)为天线相位中心跟目标之间的 距离,它和波束的指向无关,实际中用到只是此关系曲线其中的一段,当波束斜 视时,所用到的只是图 3.1 中粗实线所描述的一段,即此时合成孔径的中点移到了 图中的点A 处。 14 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 R P (RB ,X n ) R B R 0 0 R X 0 X X A A Y A P  R B X 图3.1 一般情况下斜视距离徙动示意图 为了计算出斜视时R 的近似表达式,以天线指向目标时雷达的位置X X 0  为基准,根据图中几何关系,可以求得载机沿X 轴航线飞行到某一位置坐标X (图 中的A 点)时瞬时斜距计算公式为 2 2 R R  X X 2R X X sin (3-1) 0  0  0  0  0 将其做X X 0 附近处的泰勒级数展开,条件是L 远小于R 。省略了X X 0 的 四次项及以上的高次项。得式(3-1)的近似式为 2 2 cos  2 sin cos  3 R R  X X sin  0 X X  0 0 X X (3-2) 0  0  0  0  2  0  2R 2R 0 0 雷达沿载机航线运行,速度V ,设基准点为X 0 处,以原点作为慢时间tm 的起 始点,则在某一慢时间tm 时刻雷达到点目标P 的位置为X X 0 Vt m ,即 Vt X  X (3-3) m 0 因而,式(3-2)可写成 2 2 V cos 0 2 R R Vt sin  t (3-4) 0 m 0 m 2R 0 其中,t 的一次项(即线性项)称为距离走动项,二次项为距离弯曲项。 m 根据实际雷达参数和分辨率的要求,可以考虑对距离走动项和距离弯曲项引 起的包络时延进行近似化处理,选择合适的算法。如,只对考虑距离走动和距离 弯曲项,但忽略距离弯曲差的情况,可利用距离-多普勒(RD )算法及其改进算法 进行成像;而对于需要考虑距离弯曲差的情况,就需要用到线频调变标(CS)或距离 走动[1](RMA)等算法了。 第三章 SAR 成像算法及其逻辑编程实现 15 3.2 线频调变标(CS )算法 上一节说明了一般情况下成像算法考虑的问题,本节将在考虑距离弯曲以及 场景距离弯曲差的正侧视 (即斜视 0 )情况下,推导线调频变标 (Chirp Scaling ) 0 算法。首先介绍一下 CS 算法的基本原理。 回波多普勒f a 2V sin ,其中瞬时斜视角 ,如图 3.2 所示。定义f dM 2V ,   那么可以得到 sin f a f aM (3-5) 进而求出 2  2 f  f   cos 1 a 1 a (3-6)     2V f   aM   而多普勒域斜距表达式为 R ( f a , RB ) RB cos RB 1(fa faM )2 (3-7) R a ( f ) R B a B 其中 a(f a ) 1 1(f a f aM )2 1 (3-8) 称为 CS 变标因子。  R B R (f a ,R B ) 图3.2 瞬时斜距示意图 以f a 作参变数,斜距R (f a ,R B ) 是RB 的函数,如下图 3.3 所示。当f a 0 时, R(0,R ) R 。而当f 等于某一值f 时,R(f ,R ) 1a f R 。由于变标因    B B a a 1 a1 B a 1 B 16 基于 FPGA的 SAR 实时成像与宽带雷达信号侦察技术 子 1a f 的存在,此时R (f ,R ) 表达式的斜率变大,因而两条直线(图中虚线 a B 与相交直线)的纵坐标之差(称为f a 1 处的距离弯曲值)随RB 的增大而增大,即 表现为场景距离弯曲差(距离弯曲的空变性[1,3] )。 R(f ,R ) f a f a 1 a B B R(f ,R ) ab s f a 0 RS RB 图3.3 多普勒域斜距R (f a ,RB ) 和RB 的关系图 条带场景中心与侧面两点的线(a)所示,变标处理是在 保持中心线性调频信号不动的情况下,两侧的信号分别向中心靠拢,且靠拢程度 与该点到中心点的时间差 ˆ 成正比关系。为此,在原时间信号上乘以图 3.4(b)所 t 示的斜率很小( ) 的线性调频信号,得到如图 3.4(c) 图像,所有线性调频信号的调 ˆ 频率均有所变化(从 变为 ),而各信号中心频率产生了 的频移。再对    t 相乘后的结果用调频率  进行脉冲压缩,结果如图 3.4(d)所示。时域得到的脉 ˆ 冲向中心靠拢,偏移量为t1 ( ) 。通过这种方法,就完成了f a f a1 时沿快 ˆ 时间t 的变标处理,解决了场景中距离弯曲差的影响。 f f f R B ˆ t ˆ ˆ t ˆ t Rs t R B (a) (b) f ˆ t RB ˆ ˆ t t R s (c) f ˆ t (d) 图3.4 Chirp Scaling 操作示意图 第三章 SAR 成像算法及其逻辑编程实现 17 以上就是CS 算法的原理。下面本文对其进行部分推导,设发射信号为一线性 调频脉冲信号,   ˆ ˆ t ˆ ˆ2 s t t rect j  f t  jt (3-9) m ( , m )  exp  2 c    T p   2R(t , R ) 回波的基频信号应比发射信号延时t m B ,再考虑到有效阵列长度, c 雷达回波信号经过去载频处理(即乘以exp(j 2f tˆ) 项)后的包络应是

  基于FPGA的SAR实时成像与宽带雷达信号侦察技术-信号与信息处理专业毕业论文

  ·基于Flex和地图Mashup的公众空间共享信息平台设计与实现-地图制图学与地理信息工程专业毕业论文.pdf

  ·基于Flex与J2EE的网页MMORPG游戏的研究与实现-计算机应用技术专业毕业论文.pdf

  ·基于Flex和J2EE技术的RIA系统的设计与实现-计算机应用技术专业毕业论文.pdf

  ·基于Flex实现的富互联网应用中的Push技术研究与应用-计算机应用技术专业毕业论文.pdf

  ·基于Flexsim的KN公司延迟制造策略的仿真研究-工业工程专业毕业论文.pdf

  ·基于FLAC的冲击地压数值模拟及其危险性预测方法研究-安全技术及工程专业毕业论文.pdf

  ·基于Flex与Web服务的RIA系统集成的应用研究-计算机软件与理论专业毕业论文.pdf

  ·基于FLEX客户端和REST服务架构的井冈山红色旅游系统的设计与实现-地图学与地理信息系统专业毕业论文.pdf

  ·基于Flask框架的骆驼帮系统的设计与实现-计算机技术专业毕业论文.pdf

  ·基于FLEX技术的教学资源共享平台开发与实现-软件工程专业毕业论文.pdf

  ·基于FPGA的PPMd无损数据压缩算法设计与实现-计算机科学与技术专业毕业论文.pdf

  ·基于FPGA的SRFM数字接收机的设计-控制科学与工程专业毕业论文.pdf

  ·基于FPGA的SVPWM系统的研究与设计-电工理论与新技术专业毕业论文.pdf

  ·基于FPGA的TCON系统设计与实现-信号与信息处理专业毕业论文.pdf

  ·基于FPGA的TS图文字幕平台设计与硬件实现-微电子学与固体电子学专业毕业论文.pdf

  ·基于FPGA的USB数据加解密系统-通信与信息系统专业毕业论文.pdf

  ·基于FPGA的USB图像采集控制器设计与实现-软件工程专业毕业论文.pdf

  ·基于FPGA的WCDMA实时信号处理设计-信息与通信工程专业毕业论文.pdf

  ·基于FPGA的SVPWM系统设计及Simulink仿真-电路与系统专业毕业论文.pdf

  ·基于FPGA的TDD基带通信系统的设计和实现-通信与信息系统专业毕业论文.pdf

本文链接:http://stievogtr.com/huazhuangzhencha/273.html